DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

007412635

WPI Acc No: 1988-046570/198807

Oxide film used for semiconductor device - obtd. by forming oxide film on substrate in oxidising atmos. and heat-treating using halogen lamp or

laser beam NoAbstract Dwg 0/4

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 63004624 A 19880109 JP 86147049 A 19860625 198807 B

Priority Applications (No Type Date): JP 86147049 A 19860625

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63004624 A 2

Title Terms: OXIDE; FILM; SEMICONDUCTOR; DEVICE; OBTAIN; FORMING; OXIDE; FILM; SUBSTRATE; OXIDATION; ATMOSPHERE; HEAT; TREAT; HALOGEN; LAMP;

LASER; BEAM; NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/31

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

02387724

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

63-004624 [JP 63004624 A]

PUBLISHED:

January 09, 1988 (19880109)

INVENTOR(s): HAMAZAKI MASAHARU

NISHIYAMA KAZUO

YAMAMOTO HIROSHI TAJIMA KAZUHIRO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-147049 [JP 86147049]

FILED:

June 25, 1986 (19860625)

INTL CLASS:

[4] H01L-021/316; H01L-021/324

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 621, Vol. 12, No. 207, Pg. 5, June

14, 1988 (19880614)

ABSTRACT

PURPOSE: To facilitate substantial improvement of the film characteristics of an oxide film by a short-time heating by a method wherein the oxide film is formed on a semiconductor substrate in an oxidation atmosphere and, after that, subjected to a heat treatment at a high temperature by an IR heating.

CONSTITUTION: For instance, if a high temperature IR heating is applied after an SiO(sub 2) film is grown, uncoupled Si-O bondings in an SiO(sub 2)-Si boundary can be converted into sufficient SiO(sub 2) couplings so that a semiconductor device with improved surface characteristics can be obtained. Moreover, as the IR heating can be performed in a short time, the deterioration of the characteristics caused by the change of a foundation condition which occurs, for instance, in a three-dimensional device, a fine MOS and so forth can be avoided. With this constitution, the characteristics of the SiO(sub 2) film can be improved without varying the foundation junction.

砂日本国特許庁(JP)

⑩特許出願公開

[®] 公開特許公報(A) 昭63-4624

@Int_Cl_4

識別記号

广内整理番号

母公開 昭和63年(1988)1月9日

H 01 L 21/316

6708-5F Z-7738-5F

審査請求 未請求 発明の数 1 (全4頁)

会発明の名称

半導体装置の製造方法

②特 願 昭61-147049

❷出 顧 昭61(1986)6月25日

砂発 明 者 崎 浜 正 治 明者 ②発 西 山 和 夫 @発 明 者 山本 博 士 砂発 明 者 和 浩 田 砂出 願 人 ソニー株式会社 砂代 理 弁理士 高 月

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号

EEE 220 16

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

()

半導体基板上に酸化雰囲気中で酸化膜を形成し、

その後高温でIR加熱法により加熱処理を施した、半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法に関するものである。本発明は例えばメモリー装置の製造に適用することができ、その場合特に最近のMOSメモリー (DRAM。SRAM等) で要求されている違いSiOz 膜の特性を著しく改善できる。

(発明の概要)

本発明は、半導体装置の製造方法において、半

導体基板上に酸化雰囲気中で酸化膜を形成し、その後高温で1R加熱により加熱処理を施すことにより、短時間の加熱によって膜特性を署しく改善し得るようにしたものである。

(従来の技術)

最近の半導体装置、例えばMOSメモリーは微細化が進み、スケーリング則に従ってゲート酸化 腺等は極めて薄くなって来ている。

例えば256KDRAMでの容量酸化膜厚は100~120人であり、1MbitDRAMでは80~100人程度の薄膜が望まれる。SRAMセルでの酸化膜も同様であり、256KSRAMで200人、1MbitSRAMでは150人以下が要求される。

一方この様な薄いSiO: 膜では耐圧の確保が極めて重要であり、またSi 表面のクリーニング 処理と共にSiO: /Si 昇面の表面準位の低減も重要である。

即ち薄いSiO。膜を形成するには通常900

で前後の酸化炉や酸素、窒素混合ガス(Oェ+Nェ) キャリアーを用いた実効的酸素分圧を低くした低 圧酸化法等によるが、これらの酸化法では酸化膜 の緻密性に問題があり、耐圧低下や界面単位の増 加が懸念される。

(発明が解決しようとする問題点)

上述したように、従来より薄いSiO。膜形成のために、低温・低圧酸化法等が検討されているが、この方法により得られた膜はSiO。/Si 界面にSiO。結合や未結合のSi原子が存在し、これらが界面単位の増加、耐圧劣化の要因となり得ると言われている。

また、高温処理によって膜特性の改善は図れるが、従来の熱処理では処理時間が長い為に下地接合形状が変化し三次元素子や微細MOS構造には適さない。

・ 本発明は前述した問題点を改善すべく高温、短時間の制御性の極めてすぐれた I R アニール炉を 用いて S i O 2 膜の特性を改善することを目的と

された半導体装置を得ることができる。また、このIR加熱は短時間で行えるので、これにより、例えば三次元素子や微細MOS等で問題となる下地接合形状の変化による特性劣化が防止された。

(実施例)

以下に本発明の実施例を詳述する。なお、当然 のことながら本発明は以下述べる実施例に限定されるものではない。

実施例1

本実施例においては、実験サンプルとしてC Z (100) ntype 2~3 ohm-cmを用い、これに1100で. O: + H C & (1%) の雰囲気中でゲート酸化膜(SiO:)を900人成長させた。次に、SiO: 腰のPOA(Post-Oxidation-Anneal)処理としてN: 雰囲気中で1000~1150で、1秒~2分の! Rアニール(ここではハロゲンランプ加熱)処理を遊した。この後A & 落着、メタルシンター(400で、60分)を行い、MOSキャパシタ

する.

(問題点を解決するための手段)

上記目的は半導体基板上に酸化雰囲気中で酸化 膜(例えばSiOェ)を形成し、その後、高温の IR加熱処理を施すことにより達成される。IR 加熱は短時間でよい。本発明でいうIR加熱とは、 ハロゲンランプ光等による加熱の他、直接試料に 照射されるレーザー光による該試料の加熱なども 含まれる。

本発明の構成を具体的に略述すると以下の様で ある。即ち例えば通常の酸化法により酸化膜成長 した半導体ウェハーに対し、高出力のハロゲンラ ンプ光等をウェハーに均一に照射し、瞬間的に加 熱するように構成できる。

(作用)

本発明において、例えばSiO。膜成長後、高温のIR加熱を施すことにより、SiO。-Si 界面の未結合Si-Oポンドを十分なSiO。結 合とすることができ、これにより界面特性が改善

ーを作成した。

第1図に、1Rアニール処理温度がそれぞれ1000 (図中、線皿で示す)、1100 で(図、線」で示す)、1150 で(図、線Ⅱで示す)における処理時間と表面電荷Nss(cm^{-*}, ev⁻¹)の関係を示す。

第1図から明らかなように、線I及び線Iで示した1100で及び1150でのIRアニール処理を施した本発明によるサンブルのNss値は、線Iで示した1000で処理サンブルのNss値はよりも低くより優れた界面特性を有することがわかる。また1100で以上のIRアニール処理を施した本発明によるサンブルのNss値は、瞬間的に0.6~1×10° cm - **. e v - ** となり、処理時間0で示されるPOA処理無しのサンブル(Nss=5.9×10° cm - **. e v - **)と比較して1/5~1/10に低波されていることがわかる。

第2図は上述したと同様に成長させたSiO。 腹のPOA処理をウェットO。(図中、繰りて示

特開昭63-4624(3)

した)及びドライO。(同、線Vで示した)の雰 囲気中、1000℃の電気炉で行った比較例であ るが1×10°cs - *, e v - 'のN s s を得るに は60分以上を要しており、この条件では三次元 表子接合や微細MOSでのウェル層、チャネルス トップ領域等、ゲート酸化膜成長時にすでに形成 されている接合は大きく再分布してしまい、これ に比べて第1図における級1及び線1で示した本 発明によるサンプルは瞬間的にNss値が1×10-* cm - * .ev - 1以下に低下し、短時間のIRアニー ル処理による本発明によれば膜特性が著しく改善 されることが明らかである。

実施例 2

実施例1と同じCZ(100) ntype2~ 3 o h m - cmのSi 基板を用い、約150 A の薄 いSiO。腹を形成した。その後N。雰囲気中で 1100℃、10秒の1RアニールによるPOA 処理を行った場合の耐圧分布を第3図に示した。 また比較例として、同様のSiO1 膜を900℃ スチーム処理したものの耐圧分布を第4図に示し

間の副御性の極めてすぐれたIRアニール炉を用 いてPOA処理することにより、下地接合を変化 する事なくSiO。膜の特性の改善が達せられる。

4. 図面の簡単な説明

第1図は、本発明に係る実施例における1尺ア ニール処理時間とNSSとの関係を示す図である。 第2 団は比較例のPOA処理時間とNssとの関 係を示す図である。第3図は本発明にかかる実施 例におけるIRアニール処理試料の耐圧分布を示 す図であり、第4図は比較例の耐圧分布を示す図 である。

1……1100ででIRアニール処理した試料 ■……1150℃でIRアニール処理した試料 Ⅲ……1000℃でIRアニール処理した試料 N……ウェットO. 中でPOA処理した試料 V……ドライOz 中でPAO処理した試料


- (イ) ……本発明による試料の集中膜破壞部分
- (ロ) ……比較試料の集中膜破壊部分

た。第3図及び第4図はともに機軸に膜玻璃のた めにかけた食場、縦軸に破壊割合をとっている。 第3図に示される本発明による試料は、図中(イ)で示される破壊な磁場9~10MV/cm付近 で集中的に膜破壊が起きており、第4図に示され る比較試料の図中(ロ)で示される8.5 ~9.5 M V/cmに比べ、高電磁場側に移動していることが わかる。また、本発明によるIRアニール処理し たものの方が耐圧分布の集中性がみられ、ウェハ の面内均一性が向上していることがわかる。

なお、上記IRアニール処理の雰囲気はNェ中 の他、Oz中、Nz+Oz中及びAr中等で行う ことができる。また、IR加熱は、高出力のハロ ゲンランプ光の他に9-10μm波長CO1レー ザー光照射によってSI-Oの固有吸収ピークと マッチングさせSiO。/Si界面を瞬間的に加 熱しても良い。


(発明の効果)

上述したように、本発明によれば、高温、短時



水泥明に係る IRアニール処理時間と NSSの関係団 第 1 図

特開昭63-4624(4)




٢

()

()

Ì



on Electric Fletd [MV/cm]

比較 #900°C steam 如理LE SiOz 膜 の耐圧分 第 4 図